• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種自旋轉移力矩隨機存取記憶體，其包括：基底單元、源極線單元、電晶體單元、磁穿隧接面單元、及位元線單元。基底單元包括一基底層。源極線單元包括多個形成於基底層內的源極線。電晶體單元包括多個分別設置在多個源極線上的電晶體。每一個電晶體包括一形成於每一個相對應的源極線上的源極區域、一位於源極區域上方的汲極區域、一位於源極區域及汲極區域之間的通道區域、及一同時圍繞源極區域、汲極區域、及通道區域的圍繞形閘極區域。磁穿隧接面單元包括多個分別設置於多個電晶體上的磁穿隧接面元件。位元線單元包括至少一設置於磁穿隧接面單元上的位元線。
    公开号:TW201312559A
    申请号:TW100132403
    申请日:2011-09-08
    公开日:2013-03-16
    发明作者:Tzung-Han Lee；Chung-Lin Huang；Ron-Fu Chu
    申请人:Inotera Memories Inc；
    IPC主号:H01L27-00
    专利说明:
    自旋轉移力矩隨機存取記憶體
    本發明係有關於一種隨機存取記憶體，尤指一種自旋轉移力矩隨機存取記憶體(Spin Transfer Torque Random Access Memory，STT-RAM)。
    在習知自旋轉移力矩隨機存取記憶體(STT-RAM)中，常使用同一電流路徑來寫入資料及讀取資料。為了在習知STT-RAM中寫入資料，寫入電流可流過磁性穿隧接面(Magnetic Tunnel Junction，MTJ)元件及相關聯的存取電晶體。寫入電流可改變MTJ元件中的磁極之定向。當寫入電流在第一方向上流動時，MTJ元件可置於或保持於第一狀態下，此時其磁極處於平行定向。當寫入電流在與第一方向相反的第二方向上流動時，MTJ元件可置於或保持於第二狀態下，此時其磁極處於反平行定向。為了讀取習知STT-RAM中的資料，讀取電流可經由用以在MTJ元件中寫入資料的同一電流路徑流過MTJ元件及其相關聯的存取電晶體。若MTJ元件的磁極處於平行定向，則MTJ元件呈現與在MTJ元件的磁極處於反平行定向的情況下，此時MTJ元件將呈現不同的電阻值。因此，在習知STT-RAM中，存在由兩個不同電阻界定之兩個截然不同的狀態，且可基於該狀態讀取邏輯「0」或邏輯「1」值。
    在如上所述的習知STT-RAM中，高讀取電流可允許MTJ元件電阻之較一致的偵測，其可轉化為更佳的讀取準確度。另外，高讀取電流可減少感測電阻所需要的時間，其可轉化為較快的讀取週期。然而，若讀取電流具有超過MTJ元件的臨界干擾電流值，則讀取電流可使MTJ元件改變狀態(或翻轉)。保持低於臨界干擾電流值的讀取電流值可由保護及追蹤電路執行，但此等電路會增加STT-RAM裝置的大小且降低STT-RAM裝置的效能。
    本發明實施例在於提供一種自旋轉移力矩隨機存取記憶體。
    本發明其中一實施例提供一種自旋轉移力矩隨機存取記憶體，其包括：一基底單元、一源極線單元、一絕緣單元、一電晶體單元、一磁穿隧接面單元、及一位元線單元。該基底單元包括至少一基底層。該源極線單元包括多個形成於上述至少一基底層內且彼此分離一預定距離的源極線。該絕緣單元包括至少一形成於上述至少一基底層內以使得上述多個源極線彼此絕緣的絕緣層。該電晶體單元包括多個分別設置在上述多個源極線上的電晶體，其中每一個電晶體包括一形成於每一個相對應的源極線上的源極區域、一位於該源極區域上方的汲極區域、一位於該源極區域及該汲極區域之間的通道區域、及一同時圍繞該源極區域、該汲極區域、及該通道區域的圍繞形閘極區域。該磁穿隧接面單元包括多個分別設置於上述多個電晶體上的磁穿隧接面元件，其中每一個磁穿隧接面元件接觸每一個相對應的電晶體的汲極區域。該位元線單元包括至少一設置於該磁穿隧接面單元上的位元線。
    本發明另外一實施例提供一種自旋轉移力矩隨機存取記憶體，其包括：一基底單元、一源極線單元、一絕緣單元、一電晶體單元、一磁穿隧接面單元、及一位元線單元。該基底單元包括至少一基底層。該源極線單元包括多個形成於上述至少一基底層內且彼此分離一預定距離的源極線。該絕緣單元包括至少一形成於上述至少一基底層內以使得上述多個源極線彼此絕緣的絕緣層。該電晶體單元包括多個分別設置在上述多個源極線上的電晶體。該磁穿隧接面單元包括多個分別設置於上述多個電晶體上的磁穿隧接面元件，其中每一個磁穿隧接面元件包括一形成於每一個相對應的電晶體上的第一磁性層、一形成於該第一磁性層上的穿隧阻障層、及一形成於該穿隧阻障層上的第二磁性層。該位元線單元包括至少一設置於該磁穿隧接面單元上的位元線，其中上述至少一位元線接觸每一個磁穿隧接面元件的第二磁性層。
    本發明另外一實施例提供一種自旋轉移力矩隨機存取記憶體，其包括：一基底單元、一源極線單元、一電晶體單元、一磁穿隧接面單元、及一位元線單元。該基底單元包括至少一基底層。該源極線單元包括多個形成於上述至少一基底層內且彼此分離一預定距離的源極線。該電晶體單元包括多個分別設置在上述多個源極線上的電晶體，其中每一個電晶體包括一形成於每一個相對應的源極線上的源極區域、一位於該源極區域上方的汲極區域、一位於該源極區域及該汲極區域之間的通道區域、及一同時圍繞該源極區域、該汲極區域、及該通道區域的圍繞形閘極區域。該磁穿隧接面單元包括多個分別設置於上述多個電晶體上的磁穿隧接面元件，其中每一個磁穿隧接面元件接觸每一個相對應的電晶體的汲極區域，且每一個磁穿隧接面元件包括一形成於每一個相對應的電晶體上的第一磁性層、一形成於該第一磁性層上的穿隧阻障層、及一形成於該穿隧阻障層上的第二磁性層。該位元線單元包括至少一設置於該磁穿隧接面單元上的位元線，其中上述至少一位元線接觸每一個磁穿隧接面元件的第二磁性層。
    綜上所述，本發明實施例所提供的隨機存取記憶體，其可透過“基底單元、源極線單元、絕緣單元、電晶體單元、磁穿隧接面單元、及位元線單元”的相互配合設計，以製作出自旋轉移力矩隨機存取記憶體。
    為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
    請參閱圖1至圖6所示，本發明提供一種自旋轉移力矩隨機存取記憶體(STT-RAM)的製作方法，其至少包括下列步驟(但本發明不以此為限)：
    配合圖1所示，首先，提供至少一基底層10。舉例來說，基底層10可由矽材料所製成，基底層10具有一底部10A及多個從底部10A向上凸出的凸出部10B(例如圓柱形凸出部)，且每一個由氮化矽(SiN)所製成的硬式光罩M透過每一個相對應的氧化物X，以成形於每一個相對應的凸出部10B上。
    配合圖2所示，接著，透過離子佈植的方式，形成重摻雜區域D於基底層10的底部10A與凸出部10B內。例如，可使用硼(boron)或砷(rsenic)來進行離子佈植。
    配合圖3所示，然後，透過離子擴散的方式，將位於基底層10的底部10A的重摻雜區域D擴散至基底層10的凸出部10B內。
    配合圖4所示，接下來，形成至少一絕緣層30於基底層10的底部10A內，以產生多個形成於基底層10的底部10A內且彼此絕緣的源極線20，然後再分別形成多個電晶體40於上述多個源極線20上。舉例來說，每一個電晶體40包括一形成於每一個相對應的源極線20上的源極區域40A、一位於源極區域40A上方的汲極區域40B、一位於源極區域40A及汲極區域40B之間的通道區域40C、及一同時圍繞源極區域40A、汲極區域40B、及通道區域40C的圍繞形閘極區域40D。此外，每一個電晶體40包括一同時接觸源極區域40A、汲極區域40B、及通道區域40C且同時圍繞源極區域40A、汲極區域40B、及通道區域40C的圍繞形閘極氧化層40E，且圍繞形閘極區域40D接觸且圍繞此圍繞形閘極氧化層40E。
    配合圖5所示，緊接著，移除每一個硬式光罩M與每一個氧化物X，然後分別成形多個磁穿隧接面元件50於上述多個電晶體40上。舉例來說，每一個磁穿隧接面元件50包括一形成於每一個相對應的電晶體40上的第一磁性層50A、一形成於第一磁性層50A上的穿隧阻障層50B(Tunneling Barrier layer)、及一形成於穿隧阻障層50B上的第二磁性層50C。
    配合圖6所示，最後，設置至少一位元線60(bit line)於每一個磁穿隧接面元件50上，其中位元線60可接觸每一個磁穿隧接面元件50的第二磁性層50C。
    因此，複參閱圖6所示，本發明提供一種自旋轉移力矩隨機存取記憶體，其包括：一基底單元1、一源極線單元2、一絕緣單元3、一電晶體單元4、一磁穿隧接面單元5、及一位元線單元6。
    再者，基底單元1包括至少一基底層10。源極線單元2包括多個形成於基底層10內且彼此分離一預定距離的源極線20。絕緣單元3包括至少一形成於基底層10內以使得上述多個源極線20彼此絕緣的絕緣層30。電晶體單元4包括多個分別設置在上述多個源極線20上的電晶體40，其中每一個電晶體40包括一形成於每一個相對應的源極線20上的源極區域40A、一位於源極區域40A上方的汲極區域40B、一位於源極區域40A及汲極區域40B之間的通道區域40C、及一同時圍繞源極區域40A、汲極區域40B、及通道區域40C的圍繞形閘極區域40D。磁穿隧接面單元5包括多個分別設置於上述多個電晶體40上的磁穿隧接面元件50，其中每一個磁穿隧接面元件50接觸每一個相對應的電晶體40的汲極區域40B。位元線單元6包括至少一設置於磁穿隧接面單元5上的位元線60。
    舉例來說，每一個電晶體40包括一同時接觸源極區域40A、汲極區域40B、及通道區域40C且同時圍繞源極區域40A、汲極區域40B、及通道區域40C的圍繞形閘極氧化層40E，且圍繞形閘極區域40D接觸且圍繞此圍繞形閘極氧化層40E。另外，每一個磁穿隧接面元件50包括一形成於每一個相對應的電晶體40上的第一磁性層50A、一形成於第一磁性層50A上的穿隧阻障層50B、及一形成於穿隧阻障層50B上且接觸位元線60的第二磁性層50C。此外，第一磁性層50A具有一第一上表面500及一從第一上表面500向下凹陷的第一凹槽501，穿隧阻障層50B形成於第一上表面500上及第一凹槽501的內表面上，穿隧阻障層50B具有一第二上表面502及一從第二上表面502向下凹陷的第二凹槽503，且第二磁性層50C形成於第二上表面502上且填滿第二凹槽503。 [實施例的可能功效]
    綜上所述，本發明實施例所提供的隨機存取記憶體，其可透過“基底單元、源極線單元、絕緣單元、電晶體單元、磁穿隧接面單元、及位元線單元”的相互配合設計，以製作出自旋轉移力矩隨機存取記憶體。
    以上所述僅為本發明之較佳可行實施例，非因此侷限本發明之專利範圍，故舉凡運用本發明說明書及圖式內容所為之等效技術變化，均包含於本發明之範圍內。
    1．．．基底單元
    10．．．基底層
    10A．．．底部
    10B．．．凸出部
    2．．．源極線單元
    20．．．源極線
    3．．．絕緣單元
    30．．．絕緣層
    4．．．電晶體單元
    40．．．電晶體
    40A．．．源極區域
    40B．．．汲極區域
    40C．．．通道區域
    40D．．．圍繞形閘極區域
    40E．．．圍繞形閘極氧化層
    5．．．磁穿隧接面單元
    50．．．磁穿隧接面元件
    50A．．．第一磁性層
    50B．．．穿隧阻障層
    50C．．．第二磁性層
    500．．．第一上表面
    501．．．第一凹槽
    502．．．第二上表面
    503．．．第二凹槽
    6．．．位元線單元
    60．．．位元線
    M．．．硬式光罩
    X．．．氧化物
    D．．．重摻雜區域
    圖1為本發明提供至少一基底層的側視示意圖。
    圖2為本發明執行離子佈植步驟後的側視示意圖。
    圖3為本發明執行離子擴散步驟後的側視示意圖。
    圖4為本發明形成至少一絕緣層於基底層的底部內且分別形成多個電晶體於多個源極線上的側視示意圖。
    圖5為本發明移除每一個硬式光罩與每一個氧化物且分別成形多個磁穿隧接面元件於多個電晶體上的側視示意圖。
    圖6為本發明自旋轉移力矩隨機存取記憶體的側視示意圖。
    1．．．基底單元
    10．．．基底層
    2．．．源極線單元
    20．．．源極線
    3．．．絕緣單元
    30．．．絕緣層
    4．．．電晶體單元
    40．．．電晶體
    40A．．．源極區域
    40B．．．汲極區域
    40C．．．通道區域
    40D．．．圍繞形閘極區域
    40E．．．圍繞形閘極氧化層
    5．．．磁穿隧接面單元
    50．．．磁穿隧接面元件
    50A．．．第一磁性層
    50B．．．穿隧阻障層
    50C．．．第二磁性層
    500．．．第一上表面
    501．．．第一凹槽
    502．．．第二上表面
    503．．．第二凹槽
    6．．．位元線單元
    60．．．位元線
    权利要求:
    Claims (10)
    [1] 一種自旋轉移力矩隨機存取記憶體，其包括：一基底單元，其包括至少一基底層；一源極線單元，其包括多個形成於上述至少一基底層內且彼此分離一預定距離的源極線；一絕緣單元，其包括至少一形成於上述至少一基底層內以使得上述多個源極線彼此絕緣的絕緣層；一電晶體單元，其包括多個分別設置在上述多個源極線上的電晶體，其中每一個電晶體包括一形成於每一個相對應的源極線上的源極區域、一位於該源極區域上方的汲極區域、一位於該源極區域及該汲極區域之間的通道區域、及一同時圍繞該源極區域、該汲極區域、及該通道區域的圍繞形閘極區域；一磁穿隧接面單元，其包括多個分別設置於上述多個電晶體上的磁穿隧接面元件，其中每一個磁穿隧接面元件接觸每一個相對應的電晶體的汲極區域；以及一位元線單元，其包括至少一設置於該磁穿隧接面單元上的位元線。
    [2] 如申請專利範圍第1項所述之自旋轉移力矩隨機存取記憶體，其中每一個電晶體包括一同時接觸該源極區域、該汲極區域、及該通道區域且同時圍繞該源極區域、該汲極區域、及該通道區域的圍繞形閘極氧化層，且該圍繞形閘極區域接觸且圍繞該圍繞形閘極氧化層。
    [3] 如申請專利範圍第1項所述之自旋轉移力矩隨機存取記憶體，其中每一個磁穿隧接面元件包括一形成於每一個相對應的電晶體上的第一磁性層、一形成於該第一磁性層上的穿隧阻障層、及一形成於該穿隧阻障層上且接觸上述至少一位元線的第二磁性層。
    [4] 如申請專利範圍第3項所述之自旋轉移力矩隨機存取記憶體，其中該第一磁性層具有一第一上表面及一從該第一上表面向下凹陷的第一凹槽，該穿隧阻障層形成於該第一上表面上及該第一凹槽的內表面上，該穿隧阻障層具有一第二上表面及一從該第二上表面向下凹陷的第二凹槽，且該第二磁性層形成於該第二上表面上且填滿該第二凹槽。
    [5] 一種自旋轉移力矩隨機存取記憶體，其包括：一基底單元，其包括至少一基底層；一源極線單元，其包括多個形成於上述至少一基底層內且彼此分離一預定距離的源極線；一絕緣單元，其包括至少一形成於上述至少一基底層內以使得上述多個源極線彼此絕緣的絕緣層；一電晶體單元，其包括多個分別設置在上述多個源極線上的電晶體；一磁穿隧接面單元，其包括多個分別設置於上述多個電晶體上的磁穿隧接面元件，其中每一個磁穿隧接面元件包括一形成於每一個相對應的電晶體上的第一磁性層、一形成於該第一磁性層上的穿隧阻障層、及一形成於該穿隧阻障層上的第二磁性層；以及一位元線單元，其包括至少一設置於該磁穿隧接面單元上的位元線，其中上述至少一位元線接觸每一個磁穿隧接面元件的第二磁性層。
    [6] 如申請專利範圍第5項所述之自旋轉移力矩隨機存取記憶體，其中每一個電晶體包括一形成於每一個相對應的源極線上的源極區域、一位於該源極區域上方的汲極區域、一位於該源極區域及該汲極區域之間的通道區域、及一同時圍繞該源極區域、該汲極區域、及該通道區域的圍繞形閘極區域，且每一個磁穿隧接面元件接觸每一個相對應的電晶體的汲極區域。
    [7] 如申請專利範圍第6項所述之自旋轉移力矩隨機存取記憶體，其中每一個電晶體包括一同時接觸該源極區域、該汲極區域、及該通道區域且同時圍繞該源極區域、該汲極區域、及該通道區域的圍繞形閘極氧化層，且該圍繞形閘極區域接觸且圍繞該圍繞形閘極氧化層。
    [8] 如申請專利範圍第5項所述之自旋轉移力矩隨機存取記憶體，其中該第一磁性層具有一第一上表面及一從該第一上表面向下凹陷的第一凹槽，該穿隧阻障層形成於該第一上表面上及該第一凹槽的內表面上，該穿隧阻障層具有一第二上表面及一從該第二上表面向下凹陷的第二凹槽，且該第二磁性層形成於該第二上表面上且填滿該第二凹槽。
    [9] 一種自旋轉移力矩隨機存取記憶體，其包括：一基底單元，其包括至少一基底層；一源極線單元，其包括多個形成於上述至少一基底層內且彼此分離一預定距離的源極線；一電晶體單元，其包括多個分別設置在上述多個源極線上的電晶體，其中每一個電晶體包括一形成於每一個相對應的源極線上的源極區域、一位於該源極區域上方的汲極區域、一位於該源極區域及該汲極區域之間的通道區域、及一同時圍繞該源極區域、該汲極區域、及該通道區域的圍繞形閘極區域；一磁穿隧接面單元，其包括多個分別設置於上述多個電晶體上的磁穿隧接面元件，其中每一個磁穿隧接面元件接觸每一個相對應的電晶體的汲極區域，且每一個磁穿隧接面元件包括一形成於每一個相對應的電晶體上的第一磁性層、一形成於該第一磁性層上的穿隧阻障層、及一形成於該穿隧阻障層上的第二磁性層；以及一位元線單元，其包括至少一設置於該磁穿隧接面單元上的位元線，其中上述至少一位元線接觸每一個磁穿隧接面元件的第二磁性層。
    [10] 如申請專利範圍第9項所述之自旋轉移力矩隨機存取記憶體，其中每一個電晶體包括一同時接觸該源極區域、該汲極區域、及該通道區域且同時圍繞該源極區域、該汲極區域、及該通道區域的圍繞形閘極氧化層，且該圍繞形閘極區域接觸且圍繞該圍繞形閘極氧化層；其中該第一磁性層具有一第一上表面及一從該第一上表面向下凹陷的第一凹槽，該穿隧阻障層形成於該第一上表面上及該第一凹槽的內表面上，該穿隧阻障層具有一第二上表面及一從該第二上表面向下凹陷的第二凹槽，且該第二磁性層形成於該第二上表面上且填滿該第二凹槽。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR102192205B1|2020-12-18|메모리 장치
    CN104183643B|2018-04-27|具有抗熔丝配置的晶体管设备及其形成方法
    US9508811B2|2016-11-29|Semi-floating-gate device and its manufacturing method
    JP2013115272A|2013-06-10|半導体装置とその製造方法
    US9401386B2|2016-07-26|Semiconductor memory device
    JP2007081396A|2007-03-29|最適化されたチャネルの面方位を有するｍｏｓトランジスタ、これを備える半導体素子及びその製造方法
    KR102105702B1|2020-04-29|자기 기억 소자
    US9099554B2|2015-08-04|Semiconductor device with low on resistance and method for fabricating the same
    TWI483248B|2015-05-01|自旋轉移力矩隨機存取記憶體
    US10163915B1|2018-12-25|Vertical SRAM structure
    US9397289B2|2016-07-19|Nonvolatile semiconductor memory device and method of manufacturing the same
    US10347822B1|2019-07-09|Fabrication methods of forming cylindrical vertical SI etched channel 3D switching devices
    US9368717B2|2016-06-14|Magnetoresistive element and method for manufacturing the same
    JP2005260083A|2005-09-22|磁気ランダムアクセスメモリ
    US8574926B2|2013-11-05|Magnetic memory and manufacturing method thereof
    KR20120128518A|2012-11-27|반도체 소자의 제조 방법
    US9035402B2|2015-05-19|Semiconductor memory device
    US8653571B2|2014-02-18|Semiconductor device
    KR20070002688A|2007-01-05|반도체 소자의 형성 방법
    US9305972B2|2016-04-05|Magnetic random access memory and method of manufacturing the same
    KR20120121723A|2012-11-06|반도체 소자 및 그 형성 방법
    US20170077388A1|2017-03-16|Magnetic memory device and method of manufacturing the same
    US10347311B1|2019-07-09|Cylindrical vertical SI etched channel 3D switching devices
    KR101120185B1|2012-02-27|반도체 소자의 형성 방법
    KR101076813B1|2011-10-25|반도체 소자 및 그 제조 방법
    同族专利:
    公开号 | 公开日
    US20130062674A1|2013-03-14|
    US8873280B2|2014-10-28|
    TWI483248B|2015-05-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN108735894A|2017-04-14|2018-11-02|上海磁宇信息科技有限公司|一种高密度随机存储器架构|
    CN108735894B|2017-04-14|2022-02-25|上海磁宇信息科技有限公司|一种高密度随机存储器架构|JP2003133529A|2001-10-24|2003-05-09|Sony Corp|情報記憶装置およびその製造方法|
    JP3906145B2|2002-11-22|2007-04-18|株式会社東芝|磁気ランダムアクセスメモリ|
    KR100763921B1|2006-09-01|2007-10-05|삼성전자주식회사|전류 유도 스위칭을 이용한 자기 메모리 소자|
    JP2008218514A|2007-02-28|2008-09-18|Toshiba Corp|磁気ランダムアクセスメモリ及びその製造方法|
    US7919794B2|2008-01-08|2011-04-05|Qualcomm, Incorporated|Memory cell and method of forming a magnetic tunnel junction of a memory cell|JP2014011230A|2012-06-28|2014-01-20|Toshiba Corp|半導体記憶装置およびその製造方法|
    JP5658382B1|2014-01-20|2015-01-21|ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ．|半導体装置、及び半導体装置の製造方法|
    CN106783907A|2016-12-30|2017-05-31|上海集成电路研发中心有限公司|Stt－mram存储单元|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100132403A|TWI483248B|2011-09-08|2011-09-08|自旋轉移力矩隨機存取記憶體|TW100132403A| TWI483248B|2011-09-08|2011-09-08|自旋轉移力矩隨機存取記憶體|
    US13/282,771| US8873280B2|2011-09-08|2011-10-27|Spin transfer torque random access memory|
    [返回顶部]